現代數字AV產品中，廣泛使用扁平電纜做連接導線，雖有很多優點，但若使用不當，很易發生串擾，會影響數字產品的正常工作。扁平電纜的各導線之間均有分布電容，經測量，每10cm長的相鄰導線間的分布電容約3pF。頻率為100MHz時，1pF電容的阻抗為1.6kΩ，而且扁平電纜導線的分布電容與其長度成正比，布線較長時串擾更嚴重。以VCD機為例，信號為數百千赫茲、數兆赫茲的方波和10～20MHz的時鐘信號，其含有的幾十倍的高次諧波，信號頻譜*高的近數百兆赫茲，這種高頻分量極易通過扁平電纜各導線之間的分布電容相互串擾。通過對比實驗，分別用60cm長扁平電纜和10cm長的束捆線連接DSP與MPEG板，得知，60cm扁平電纜上的干擾明顯比l0cm長束捆線上的干擾大得多，說明扁平電纜分布電容與長度成正比，干擾又與分布電容成正比。如把DSP輸出端的BCK時鐘斷開，LRCK干擾點明顯減少和干擾脈沖幅度下降。由此說明干擾大部分來自BCK方波信號，控制好導線間距離可降干擾。在車用VCD的數字信號的串擾抑制中采取了以下措施：

 　　(1)、盡可能縮短信號線的傳輸長度。

　　(2)、在多種電平的信號傳輸時，應盡量把前后沿時間相近的同級電平信號劃為一組傳輸。DATA，BCK，LRCK信號與主時鐘之間用一根地線相互隔離。必要時用屏蔽線代替束捆線來傳輸MCLK和BCK時鐘，減小串擾和輻射。

　　(3)、在雙面印制板布線時，正面傳輸高頻數字信號和時鐘信號，在其傳輸印制電路背面盡可能加大接地面積，這樣由于平行導線間的分布電容在導線接近地平面時會變小的緣故，信號線之間串音干擾會減小；在MPEG芯片，DRAM，SDRAM及其它高速數字器件印制板布線時，其背面布上大片地線，地線旁路屏蔽器件產生的高頻脈沖噪聲。

　　三、 數字信號處理系統的抗干擾設計

　　實際上，電源線電流變化產生的感應壓降、數字信號傳輸的反射干擾和數字信號間的串擾相互之間有著密切聯系且密不可分。反映在數字信號處理系統中，其危害性*大的是高頻脈沖噪聲。所以，抑制高頻脈沖噪聲是數字AV產品電磁兼容性設計的重要組成部分。

　　如在VCD整機調試過程中遇到整機工作時功能出錯，通過內置檢測程序檢測CPU和MPEG芯片CL680A1連接處，用示波器觀察HRDY和HCK上的高頻毛刺較大，采用在HRDY上并聯一個51pF電容，用觸發器對HCK進行整形，用內置檢測程序檢測數據通信的準確率達到100％，整機工作完全正常。為提高系統的抗干擾性能，在數字AV產品中可采用如下措施：

　　(1)、增加總線的抗干擾能力。采用三態門方式總線結構，總線加上拉電阻使總線在瞬間處于穩定的高電平而消除總線處于電壓不穩定的懸浮狀態，總線須加緩沖器。

　　(2)、用軟件消除干擾。在系統設計時，雖在硬件上作了種種改進，但不可能完全消除干擾，如出現系統“死機”和數據傳輸錯誤等，從軟件著手可加以改進：使用監控計時器(Watch DogTimer)來檢測系統是否受干擾，一旦系統受到干擾則立即采取中斷系統重新初始化后再啟動，以消除干擾影響。采用軟件容錯技術就是承認故障和錯誤是客觀事實，并考慮采取措施來消除、抑制、減小其造成的影響。

　　(3)、提高系統控制信號抗干擾能力。在系統中通常有RESET，STB等控制線，CPU與其控制器件的傳輸距離較遠且控制線阻抗較高，易受脈沖噪聲干擾，在被控器件的對等控制信號端并接一個20pF電容以消除干擾，而對RESET等控制信號并接0.01µF電容，干擾問題也可解決。對控制線加緩沖驅動器，使控制線的阻抗變低，也具有抑制干擾的作用。

　　(4)、IC未用端的處理。對未用端一定要妥善處理，否則噪聲很容易通過分布電容對電路造成干擾。如TTL、CMOS電路的不用端加1～10kΩ的上拉電阻，觸發器不用的輸出端并聯一個小容量的陶瓷電容等。　　　　國際上十分重視電子產品的EMC設計，歐美、日本等的電子產品的電磁兼容標準是強制執行的。在汽車數字AV產品設計的電磁兼容抗干擾分析放到產品的設計、試制過程中，并且把EMC設計作為設計過程的重要一環，從元件選購、電路板設計及整機整體布局應嚴格按照數字電路的抗干擾設計要求。